Pushkar Ranade, Chris Auth, Jack Kavalieros: 2045 年的计算机芯片会是什么样？

这一期的框架是供给冲击，而不是技术故事。按一位英特尔高管的估计，AI 需求比最大产能高出四到五成——这是行业从未见过的缺口。正是这个数字，让后面的内容都在讲工厂而不是模型。

这条链条从指数增长的计算需求出发，到必须建起远多前沿产能、并让每颗芯片做更多事的代工厂，再到这些工厂向供应商购买的设备——最著名的就是 ASML 的 EUV 光刻机。没有设备，芯片根本造不出来。Dwarkesh 在英特尔的晶圆厂里转了两天，就是为了把这条链条落到实处，接下来的访谈对象都是管这条链条的人。

Chris Auth 负责所有正在量产中的工艺的开发，给他的问题刻意做得很具体：如果 14A 两三年后要出货，那么从现在到那时会发生什么？他的回答是，三年多的前期工作已经做完，工艺已经接近定稿——设备组合正在确定，大约两千道工序中的每一道都在微调，好让它能每周跑几千片晶圆、并且每次都可重复。

良率是看得见的指标，它由两条缺陷检测通道推动：一条是线上量测，在晶圆流经产线时进行检查；另一条是终端的电学测试或分选，找出失效位置。在 TEM 实验室里对失效点做截面，能确定缺陷位于哪两层之间，从而定位到流程中负责的那一段——那一段的线上数据又告诉你该去追哪些缺陷。Auth 由此得出的战略教训是关于节奏的：一个节点里塞太多创新，工艺会复杂到赶不上客户要的时间表，所以问题永远是“在这条时间线内，能承担多少创新”。

这个权衡在英特尔自己的历史里有明确价码。10 纳米节点原定 2016 年，直到 2018 年才开始量产；一向被视为两年一迭代节奏守护者的英特尔，滑了将近四年，市场反应也很剧烈——四个月来最惨的一天，股价跌超百分之十五，而台积电因这条坏消息上涨百分之十三。

Auth 的说法是，10 纳米当时通过所谓“超缩放”追求激进目标：在新设备还没就绪的情况下，发明各种办法让缩放速度快于以往——这给工艺和工程师都压上了沉重负担。那项技术最终达到了世界级的良率、性能和成本，但比期望的晚。被问到什么本该推迟时，他点了 EUV：定义 10 纳米的时候，结论是 EUV 还没准备好。

这个判断的代价是用经验来计的。EUV 用 13.5 纳米的光进行曝光，比上一代短约十四倍，而波长越短，一次曝光能印出的图形越细。台积电 2019 年把 EUV 投入量产，2020 年在 5 纳米上进一步扩用；英特尔第一代 EUV 工艺直到 2023 年才进产品，等于台积电多了大约四年使用这些机器的经验。

英特尔对 10 纳米的制度化回应，是一套通过“阶段闸门”执行的成熟度指标：一项技术要从探索阶段进入开发阶段，必须跨过良率、缺陷和性能三道门槛，没过关的就推到后面的节点。只有准备好的才会上，因为守住时间表是硬约束。这道闸门，就是把“每个节点限制创新量”这句抽象教训变成实际决策的机制。

进度压力撞上的是一条物理与材料的时钟，再急也压不短。现代晶体管源自 1960 年展示的平面 MOS 器件，此后它的历史就是从二维走向三维的过程。晶体管本质是一个开关：栅极坐在源极与漏极之间的硅上方，加正电压会把硅里带负电的电子向上拉，在薄绝缘层下方形成一条导电通道，撤掉电压电子散开、通道消失、开关关断。器件缩小后，源极和漏极靠得太近，即使该关断时电流也能从通道漏过去，解法是让栅极从更多侧面接触通道，握得更紧。